LCD控制器 - WISHBONE兼容

相关产品

Reference Design Logo该参考设计提供了一个至通用的点阵液晶显示模块的处理器接口。一些拥有片上振荡器的莱迪思的CPLD或FPGA系列可以去除外部时钟源的需求，从而进一步简化实现设计。该设计也适合低功耗应用，可采用莱迪思的零功耗CPLD。

    立即跳转到

    框图

    LCD Controller - WISHBONE Compatible

    性能和资源使用情况

    经测试的器件* 语言 性能 I/O引脚 设计占用资源 版本
    iCE40-LP1K-CM121 VHDL clk_i > 50 MHz 26 67 LUTs 1.2
    LCMXO2-1200HC-4TG100C Verilog clk_i > 50 MHz 33 25 LUTs 1.2
    LCMXO2-1200HC-4TG100C VHDL clk_i > 50 MHz 33 25 LUTs 1.2
    LCMXO2280C-3FT256C Verilog clk_i > 50 MHz 33 23 LUTs 1.2
    LCMXO2280C-3FT256C VHDL clk_i > 50 MHz 33 23 LUTs 1.2
    LFXP2-5E-5TN144C Verilog clk_i > 50 MHz 33 25 LUTs 1.2
    LFXP2-5E-5TN144C VHDL clk_i > 50 MHz 33 25 LUTs 1.2

    * 也可用其他器件.

    注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

    文档

    未登录的用户可能无法查阅某些文档和下载。如要查看所有内容，请登录您的莱迪思账户。