该参考设计实现了一个错误纠正代码（ECC）模块，适用于LatticeEC™和LatticeSC FPGA系列，可用于提高关键应用中存储器的可靠性。ECC模块提供单校双检（Single Error Correction - Double Error Detection，SECDED）功能，采用最优的最小开销奇校验码，可提供比典型的汉明SECDED码更好的性能。此外，还提供了一些架构选项，允许用户根据其特定应用需求进行定制，实现最佳的速度、资源利用率和延迟。
特性
- 使用最优奇校验矩阵实现SECDED功能，可提供比典型的汉明码更好的性能。
- 提供了直接可用于(72,64) SECDED模块的代码。还提供了适用于类似(22,16) and (39,32)模块的详细说明。
- 独立注册的编码器和解码器模块，优化与用户逻辑之间的集成。
- 可选的流水线实现，可提供最大的运行速度提升。
- 错误插入/错误指示诊断功能
Jump to
块关系图
性能和大小
| 器件 | 配置 | 资源使用(Slice/LUT/寄存器) | fMAX |
|---|---|---|---|
| LFEC20, -5 | Non-pipelined | 267/388/350 | 130MHz |
| LFEC20, -5 | Pipelined | 329/378/496 | 215MHz |
| LFEC20, -5 | Non-registered, logic only | 120/237/0 | - |
Documentation
技术资源 |
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| ECC Module | RD1025 | 01.1 | 10/16/2012 | 918.1 KB | |||
| ECC Module - Source Code | RD1025 | 1.1 | 10/16/2012 | ZIP | 386 KB | ||
