この参照デザインは、一般的なドットマトリクスLCDモジュールにプロセッサインターフェイスを付加するものです。オンチップ・オシレータを搭載するラティスのCPLDやFPGAファミリを使用すれば、外付けクロックソースが不要ですので、回路実装を一段と簡素化できます。またラティスの"ゼロパワー"CPLDを使用すれば、このデザインは低消費電力のアプリケーションにも適します。
Jump to
ブロック ダイアグラム
パフォーマンスとサイズ
| デバイスをテスト* | 言語 | 性能 | I/Oピン | サイズ | リビジョン |
|---|---|---|---|---|---|
| LCMXO2-1200HC-4TG100C | Verilog | clk_i > 50 MHz | 33 | 25 LUTs | 1.2 |
| LCMXO2-1200HC-4TG100C | VHDL | clk_i > 50 MHz | 33 | 25 LUTs | 1.2 |
| LCMXO2280C-3FT256C | Verilog | clk_i > 50 MHz | 33 | 23 LUTs | 1.2 |
| LCMXO2280C-3FT256C | VHDL | clk_i > 50 MHz | 33 | 23 LUTs | 1.2 |
| LFXP2-5E-5TN144C | Verilog | clk_i > 50 MHz | 33 | 25 LUTs | 1.2 |
| LFXP2-5E-5TN144C | VHDL | clk_i > 50 MHz | 33 | 25 LUTs | 1.2 |
*これ以外のデバイスでも動作するかもしれません。
注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。
Documentation
To subscribe, or modify your subscription, to Document Notifications please login to your Lattice account
