DDR SDRAMコントローラ


Newsletter Subscription

Reference Design LogoDDR SDRAMは高速データ伝送を実現するためにダブル･データ･レート･アーキテクチャをしようしています。DDR SDRAM(DDRと呼ばれている)は、クロック上昇と加工の両端上でデータ伝送をします。このリファレンス設計は、ラティスORCAシリーズ4FPGA デバイスに実装されているDDRコントローラは一般的に、DDRとバスシステム間にあるシステムに実装されています。図1はバスマスターとDDRの間にあるコントローラの関係を表しています。バスマスターはインテルのi960のようなマイクロプロセッサ、もしくはユーザ独自仕様のモジュール･インターフェースになることが可能です。図示するために、マイクロンの4Mx8x4バンクDDR SDRAMがこの設計のために選ばれました。設計はマイクロンのSDRAMシミュレーション･モデルを使いながら検証されました。

    Jump to

    ブロック ダイアグラム

    DDR SDRAM Controller

    パフォーマンスとサイズ

    言語 Max. Freq. I/O PFU レジスタ デバイス*
    Verilog 147MHz (w/PLL) 80/405 50/624 249 OR4E02-2

    * 他のデバイスでも作動します。

    注意: 上記に示されている性能と設計サイズは概算見積もりです。実際の結果は選択したパラメータ、タイミング制約やデバイス実装によって変わります。詳細は設計のドキュメントをご覧下さい。全てのコーディングと設計は特に注意書きがない限り、PCプラットフォーム上で行いました。

    Documentation

    To subscribe, or modify your subscription, to Document Notifications please login to your Lattice account